詳細を読む
NVIDIAは2026年7月27日、自社の電子設計自動化（EDA）ワークフローにVera CPUを本格展開すると発表しました。次世代のCPUやGPUを開発するための検証・実装工程にVeraを投入し、業界でも要求の厳しいエンジニアリング作業を高速化する狙いです。EDAツール大手のCadenceおよびSynopsysと連携し、主要アプリケーションをVera向けに最適化します。
チップ設計では、論理シミュレーションや形式検証、デジタル実装といった工程が依然としてCPU性能に大きく依存します。GPUやAIが多くの処理を加速する一方で、これらの作業は高速な単一コアや効率的なメモリ、高いスループットを必要とするためです。CPUアーキテクチャの性能が、設計チームがどれだけ速く検証や代替案の探索を進められるかを左右します。
初期テストでは、形式検証プラットフォームのCadence Jasperと、機能検証ソリューションのSynopsys VCSを対象に評価しました。同じコア数で比較したところ、選定したワークロードで最大1.5倍の性能向上を確認したとしています。NVIDIAは両社と、アプリケーションのプロファイリングやソフトウェア最適化にも取り組んでいます。
Veraは、独自開発のOlympusコアを88個と、高効率なLPDDR5Xメモリ、第2世代のScalable Coherent Fabricを組み合わせた設計です。高いコア当たり性能と広いメモリ帯域、低遅延を両立し、遅延に敏感な処理と大規模な回帰テストが混在する作業に適します。検証の実行時間短縮と、より多くの設計案の同時評価を実現します。
今回の展開は、各作業を最適な計算アーキテクチャで加速するというNVIDIAの戦略を反映しています。同社は今後、Rigelコアを採用した次世代のRosa CPUへと発展させる計画です。自社のCPUで自社の次世代チップを設計することで、シリコン設計とソフトウェア最適化をつなぐ継続的な改善サイクルを築こうとしています。